Resumen de Dimensionamiento de circuitos CMOS combinacionales
José Ignacio García Nicolás, Denis Navarro, Armando Roy Yarza
Un importante paso en el diseño de un circuito CMOS digital es la optimización del retraso a través del circuito, mientras se mantienen el área y la potencia de dentro de unos límites razonables.
Una aproximación iterativa a la resolución del problema puede ser llevada a cabo encontrando el camino crítico a través del circuito y minimizando el retraso para un incremento dado del área, repitiendo el proceso hasta conseguir las prestaciones deseadas.
El método presentado minimiza el retraso en el camino crítico, permitiendo la variación simultánea de las dimensiones de todos los transistores pertenecientes a dicho camino. La restricción en el incremento de área impide un aumento excesivo de la carga sobre puertas pertenecientes a caminos que no están siendo optimizados.
